ID bài viết: 000078921 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/08/2013

Chức năng ALTLVDS_RX lớn trong phần mềm Quartus® II phiên bản 10.0 không chính xác tạo ra số lượng cổng đầu ra bắt buộc cho rx_dpa_locked. Cổng này nên có chiều rộng bằng số lượng kênh.

Môi Trường

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Chức năng ALTLVDS_RX lớn trong phần mềm Quartus® II phiên bản 10.0 không chính xác tạo ra số lượng cổng đầu ra bắt buộc cho rx_dpa_locked.  Cổng này nên có chiều rộng bằng số lượng kênh.

    Để giải quyết vấn đề này, hãy mở tệp biến thể HDL của siêu chức năng ALTLVDS_RX trong thiết kế của bạn và chỉnh sửa thủ công độ rộng cổng của rx_dpa_locked và bất kỳ bus sub_wire nào được kết nối với thiết bị rx_dpa_locked.

    Độ rộng cổng nên tuân theo định dạng [number_of_channels-1:0].

     

    Thông báo cảnh báo:

    Cảnh báo (12010): Cổng "rx_dpa_locked" trên tính năng bắt đầu thực thể của "ALTLVDS_RX_component" được kết nối với tín hiệu chiều rộng 1. Độ rộng chính thức của tín hiệu trong mô-đun là <number_of_channels>.  Các bit bổ sung sẽ được giữ lại mà không có bất kỳ logic quạt ngoài nào.

    Độ phân giải Sự cố này đã được khắc phục trong phần mềm Quartus II phiên bản 10.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGAs

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.