ID bài viết: 000078836 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/07/2016

Tại sao Thiết kế Tham chiếu Hiệu năng Cao PCI Express Gen2 AN456 có hành vi vi phạm thời gian thiết lập?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy các hành vi vi phạm thời gian từ và đến các nút sau (thiết lập và khôi phục).

*go_bit_r lên *go_rcfg_r

*go_rcfg_rr đến *ack_bit_r

Những đường dẫn này nên sai.

Độ phân giải

Để giải quyết vấn đề này, hãy thêm các hạn chế sau vào tệp .sdc cấp cao nhất:

set_false_path -từ [get_registers *go_bit_r] -đến [get_registers *go_rcfg_r]
set_false_path -từ [get_registers *go_rcfg_rr] -đến [get_registers *ack_bit_r]

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.