ID bài viết: 000078824 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/11/2011

Thiết kế ECC và CSR có thể thất bại trong mô phỏng hoặc phần cứng

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Mô phỏng
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Thiết kế được tạo ra với bộ điều khiển hiệu suất cao II (HPC II) phiên bản 11.0 và được tạo với Enable Error Detection và Correction Logic hoặc Bật Cấu hình và Trạng thái Các tùy chọn Giao diện Đăng ký đã bật có thể thất bại trong mô phỏng hoặc trong phần cứng.

    Độ phân giải

    Giải pháp khắc phục sự cố này như sau:

    1. Mở tệp tin /submodules/alt_mem_ddrx_csr.v trong một biên tập viên.
    2. Thực hiện các thay đổi sau theo Định nghĩa Tham số Mô-đun: change BL_BUST_WIDTH = 4 to BL_BUST_WIDTH = 5� change MEM_IF_CSR_COL_WIDTH = 4 to MEM_IF_CSR_COL_WIDTH = 5� change MEM_IF_CSR_BANK_WIDTH = 2 to MEM_IF_CSR_BANK_WIDTH = 3� change MEM_IF_CSR_CS_WIDTH = 2 to MEM_IF_CSR_CS_WIDTH = 3
    3. Ở khoảng dòng 1040, thay đổi dòng: assign cfg_burst_length = csr_bl [BL_BUS_WIDTH - 1 : 0];� Đểassign cfg_burst_length = {{(BL_BUS_WIDTH - 4){1’b0}}, csr_bl};

    Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.