ID bài viết: 000078720 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/12/2015

IP cứng Stratix V Arria V GZ cho PCIe RX Burst Master có thể hoàn thành với Lớp lưu lượng truy cập không chính xác

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

IP cứng Stratix V và Arria V GZ cho PCIe RX Burst Master có thể hoàn thành với lớp lưu lượng truy cập và thuộc tính không chính xác tập hợp trường.

Độ phân giải

Cách khắc phục là sửa tệp RTL sau đây, /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv. Bạn phải thêm thanh ghi để ghi đúng lớp lưu lượng truy cập.

Sau: logic [2:0] rd_tc;

Thêm: logic [1:0] rd_attr_reg;

Thêm: logic [2:0] rd_tc_reg;

Trước khi báo cáo chuyển nhượng:

req_id_reg <= req_id;

Thêm:

rd_attr_reg <= rd_attr;

rd_tc_reg <= rd_tc;

Trong phần //RXM Đang chờ đọc Interface thay đổi bài tập đầu tiên tuyên bố như sau:

assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg, rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0, rx_addr_reg[6:0], rd_tag_reg};

Trong /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv, tuyên bố:

assign attr PndRdFifoData_i[48:47];

nên đọc:

chuyển nhượng tỷ PndRdFifoData_i[47:46];

Vấn đề này đã được khắc phục trong phiên bản 14.1 của phần mềm Quartus II.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.