ID bài viết: 000078675 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 31/12/2014

Nhắm mục tiêu lõi IP 40-100GbE độ trễ thấp Stratix thiết bị V với xung tần tham chiếu 322 MHz có tần số xung xung RX MAC sai

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Trình chỉnh sửa tham số LL 40-100GbE cung cấp hai giá trị có thể có cho tham số tần số tham chiếu PHY . Cả hai giá trị nên tạo ra clk_rxmac tần số 312,5 MHz cho các biến thể 40GbE và 390,625 MHz cho các biến thể 100GbE.

    Tuy nhiên, trong các biến thể lõi IP với các thuộc tính sau, tần clk_rxmac của bạn khác nhau:

    • Dòng thiết bị mục tiêu là thiết bị Stratix V Gia đình.
    • Tham số tần số tham chiếu PHY có giá trị 322.265625 MHz.
    Độ phân giải

    Vấn đề này không có giải pháp khắc phục.

    Vấn đề này sẽ được khắc phục trong phiên bản tương lai của Độ trễ thấp Chức năng 40- và 100-Gbps Ethernet MAC và PHY MegaCore.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.