Không, không thể thực hiện kiểm tra biên qua các chân HPS JTAG. Tuy nhiên, các chân I/O tbe HPS thực hiện kiểm tra quét biên hỗ trợ thông qua các chân JTAG của FPGA. Các tệp BSDL được tạo ra thông qua phần mềm Quartus® II cho Cyclone® V SoC sẽ bao gồm các chân I/O HPS hỗ trợ quét biên.
Lưu ý: Đối với Cyclone V SoC FPGAs bạn phải tăng cường cả HPS và FPGA để thực hiện kiểm tra biên (BST).