ID bài viết: 000078625 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/03/2013

Có thể thực hiện kiểm tra quét biên trên các chân JTAG Hệ thống bộ xử lý cứng (HPS) không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Không, không thể thực hiện kiểm tra biên qua các chân HPS JTAG. Tuy nhiên, các chân I/O tbe HPS thực hiện kiểm tra quét biên hỗ trợ thông qua các chân JTAG của FPGA. Các tệp BSDL được tạo ra thông qua phần mềm Quartus® II cho Cyclone® V SoC sẽ bao gồm các chân I/O HPS hỗ trợ quét biên.

Lưu ý: Đối với Cyclone V SoC FPGAs bạn phải tăng cường cả HPS và FPGA để thực hiện kiểm tra biên (BST).

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.