ID bài viết: 000078568 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/09/2013

Tại sao thời gian quay vòng của bộ điều khiển DDR3 viết để đọc và đọc lâu hơn mong đợi?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Đối với bộ điều khiển bộ nhớ DDR3 dựa trên UniPHY, thời gian quay vòng được tính bằng cách sử dụng các cấu trúc sau:


Vòng xoay đọc-để ghi = 'Độ trễ CAS' - 'Độ trễ ghi CAS' ('Độ dài liên tục' / 2) 2 'Turnaround READ-to-write OCT turnaround'

 

Quay vòng viết để đọc = 'Độ trễ ghi CAS' ('Độ dài loạt' / 2) tWTR 'Write-to-read OCT turnaround'

 

Thời gian vòng xoay OCT đọc và ghi đề cập đến số chu kỳ đồng hồ bổ sung cần thiết để thay đổi việc chấm dứt OCT từ đầu vào đến khi chấm dứt đầu ra và ngược lại. Có thể tìm thấy giá trị của mỗi thời gian quay vòng trong chu kỳ đồng hồ bộ nhớ trong tệp _c0.v.

 

Chiều dài burst luôn là 8 (BL8) cho DDR3.

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA SoC Cyclone® V ST
FPGA Arria® II GZ
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.