ID bài viết: 000078551 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/10/2011

Lỗi phần mềm Cadence NC-Sim: ncelab: *F, GENPAR: Phần mềm chung VHDL ALTERA_MULT_ADD. ACCUM_DIRECTION (./cplxmult.vhd: dòng 65, vị trí 16) và tham số verilog bị quá tải altera_mult_add.extra_latency (/tools/acdthernett/11.0/140/linux64/quar...

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Mô phỏng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Trong phần mềm Cadence NC-Sim, nếu bạn cố gắng thực hiện, sử dụng altera_lnsim.sv, mô phỏng RTL của thiết kế VHDL có chứa một siêu chức năng ALTMULT_ADD, phần mềm NC-Sim sẽ xảy ra lỗi sau:

    Lỗi phần mềm Cadence NC-Sim: ncelab:*F, GENPAR: Phần mềm chung VHDL ALTERA_MULT_ADD. ACCUM_DIRECTION (./cplxmult.vhd:line 65, vị trí 16) và tham số verilog là over altera_mult_add.extra_latency (/tools/acdthernett/11.0/140/linux64/quartus/eda/sim_lib/altera_lnsim.sv:line 3631, vị trí 23) không phải là loại tương thích.

    Độ phân giải

    Để ngăn ngừa lỗi này, hãy sử dụng tùy -namemap_mixgen chọn với lệnh ncelab.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.