ID bài viết: 000078501 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/08/2012

Đầu vào SSTL và HSTL vi phân trong chuỗi thiết bị Cyclone® III và Cyclone® IV có yêu cầu đầu vào VREF để tham khảo không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có, việc sử dụng các tiêu chuẩn I/O này khi đầu vào cũng yêu cầu đầu vào VREF. Điều này là do trong dòng thiết bị Cyclone® III và Cyclone® IV, các đầu vào khác biệt này được xử lý như hai đầu vào HSTL và SSTL kết thúc duy nhất và chỉ một đầu vào được giải mã. Do đó, VREF là bắt buộc để xác định trạng thái tín hiệu.

Độ phân giải

N/A

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Cyclone® IV GX
FPGA Cyclone® IV E
FPGA Cyclone® III LS
FPGA Cyclone® III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.