Bạn có thể thấy thông báo lỗi trong quá...

Môi Trường

Sở hữu trí tuệ FPGA

PLL

Mô tả

Bạn có thể thấy thông báo lỗi bên dưới trong quá trình biên dịch với phần mềm Quartus® II, nếu chế độ PLL của bạn ở chế độ phản hồi đồng bộ nguồn và Bình thường, yêu cầu đường dẫn phản hồi GCLK hoặc RCLK để đạt được mối quan hệ giai đoạn bắt buộc. Nếu bạn không đủ tài nguyên GCLK hoặc RCLK, bạn có thể không triển khai chế độ tái tạo cho tất cả các PLLs trong thiết kế của mình.

Lỗi (175001): Không thể đặt PLL
Thông tin phân số (175028): Tên PLL phân số: <PLL tên phiên bản>|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
(12349): Fitter không thể định tuyến đường dẫn phản hồi PLL toàn cầu xa cho PLL phân số. Vui lòng xem lại trợ giúp chi tiết cho thông báo này để biết cách giải quyết có thể

Độ phân giải

Để giải quyết vấn đề, hãy di chuyển PLL sang một vị trí khác mà có đủ tài nguyên GCLK hoặc RCLK hoặc thay đổi chế độ thu hồi PLL sang chế độ thu hồi trực tiếp. Tham khảo sổ tay thiết bị thích hợp để có mô tả về các chế độ phần thưởng PLL.

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V SX

FPGA Cyclone® V GT

FPGA Stratix® V GX

FPGA Stratix® V GT

FPGA Cyclone® V GX

FPGA Stratix® V GS

FPGA Arria® V GZ

FPGA SoC Arria® V SX

FPGA SoC Cyclone® V ST

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GT

FPGA Cyclone® V E

FPGA Stratix® V E

FPGA SoC Cyclone® V SE

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Bạn có thể thấy thông báo lỗi trong quá trình biên dịch với phần mềm Quartus® II, nếu chế độ PLL của bạn ở chế độ phản hồi phản hồi khôi phục Bình thường và Đồng bộ nguồn, yêu cầu đường dẫn phản hồi GCLK hoặc RCLK

Môi Trường

Cần thêm trợ giúp?

Tuyên bố miễn trừ trách nhiệm