ID bài viết: 000078481 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 22/08/2014

Tại sao không thể thay đổi thông số PLL phân đoạn (fPLL) bằng Trình chỉnh sửa thuộc tính tài nguyên hoặc Công cụ lập kế hoạch chip khi nhắm mục tiêu các thiết bị Stratix® V, Arria® V hoặc Cyclone® V?

Môi Trường

  • Phần mềm Intel® Quartus® II
  • Bộ thu phát Arria® V IP FPGA Intel® PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Không thể chỉnh sửa thông số của fPLL bằng Trình chỉnh sửa thuộc tính tài nguyên hoặc Công cụ lập kế hoạch chip trong phần mềm Quartus® II khi thiết kế với các thiết bị Stratix® V, Arria® V hoặc Cyclone® V.

    Độ phân giải

    Sử dụng tính năng Cấu hình lại PLL để cập nhật động các thông số fPLL.

    Để biết thêm chi tiết, hãy tham khảo AN661: Thực hiện cấu hình lại PLL phân đoạn với Altera PLL và Altera Siêu chức năng cấu hình lại PLL (PDF)

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 11 sản phẩm

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.