ID bài viết: 000078453 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao phần mềm Stratix V PLL của tôi mô phỏng không chính xác khi sử dụng các mô hình được tạo trong phiên bản phần mềm Quartus II phiên bản 11.1sp2 hoặc cũ hơn?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phần mềm Quartus® II phiên bản 11.1 SP2 và cũ hơn, các mô hình mô phỏng PLL Stratix® V không chính xác có thể khiến tần số đầu ra PLL hiển thị cao hơn giá trị tần số đầu ra dự kiến nếu bạn có hai hoặc nhiều siêu chức năng Altera_PLL độc lập trong bàn kiểm tra của bạn.

    Độ phân giải

    Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 12.0.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.