ID bài viết: 000078318 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/12/2015

Ví dụ thiết kế DisplayPort Arria V Stratix V tạo Cyclone V GXB Reset

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Các ví Arria V và Stratix V trong lõi DISPLAYPort IP không chính xác tạo lõi IP đặt lại bộ thu phát trong Cyclone V. Vấn đề này không ảnh hưởng đến thiết kế.

Độ phân giải

Để giải quyết vấn đề này, hãy chỉnh sửa tên dòng thiết bị trong gxb_reset.v và tái tạo IP Đặt lại Bộ thu phát Lõi.

Vấn đề này sẽ được khắc phục trong Bản cập nhật 15.1 phiên bản 1 của lõi DISPLAYPort IP.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.