ID bài viết: 000078246 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/07/2014

Tại sao IP cứng cho hướng dẫn sử dụng PCI Express v13.1 và trạng thái trước đó rằng hip_reconfig_clk vượt quá 70Mhz?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

IP cứng Altera® cho Hướng dẫn sử dụng PCI Express® cho Arria® V GZ, Arria 10 và các thiết bị Stratix® V trước đây có thông tin không chính xác. Tần số chính xác của hip_reconfig_clk có thể trong khoảng 50-125 MHz, không có giới hạn 70 MHz.

Thông tin này đã được cập nhật trong phiên bản 14.0 của hướng dẫn sử dụng.

Các sản phẩm liên quan

Bài viết này áp dụng cho 7 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Intel® Arria® 10 SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.