ID bài viết: 000078241 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 06/09/2018

Cảnh báo nghiêm trọng (18234): ATX PLLs <hierarchy>:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst và <hierarchy>:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst cách nhau 0 A...

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Cảnh báo quan trọng (18234): PLLs ATX:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst và:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst cách nhau 0 PLLs ATX. Đối với tần số ATX PLL VCO từ 7,2 GHz đến 11,4 GHz, khi hai PLLs ATX hoạt động ở cùng một tần số VCO (trong phạm vi 100 MHz), chúng phải được đặt cách nhau 6 ATX PLLs.

 

Bạn có thể gặp phải lời cảnh báo quan trọng trên nếu thiết kế Intel® Arria® 10 của bạn bao gồm hai hoặc nhiều phiên bản ATX PLL chạy ở cùng tần số VCO (trong phạm vi 100 Mhz).

Độ phân giải

Để giải quyết vấn đề này, bạn có thể đặt theo cách thủ công các phiên bản ATX PLL chạy ở cùng tần số VCO (trong 100MHz) để đáp ứng khoảng cách tối thiểu được chỉ định trong thông báo cảnh báo quan trọng.

Dưới đây là một ví dụ về hạn chế QSF.

set_location_assignment HSSIPMALCPLL_1DB -to ":xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst"

Bạn có thể tìm thấy các tọa độ ATX PLL từ Intel® Quartus® Prime Software Chip Planner.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.