ID bài viết: 000078187 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi thấy hành vi bất ngờ trên rx_pll_locked đầu ra của bộ thu phát Stratix IV GX khi CDR được định cấu hình ở chế độ Khóa sang Dữ liệu (LTD)?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Khi bộ thu phát Stratix® IV CDR được định cấu hình ở chế độ Lock-to-Data (LTD) , PFD không hoạt động và tín hiệu rx_pll_locked bật lên ngẫu nhiên do đó không có ý nghĩa.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® IV
FPGA Stratix® IV GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.