ID bài viết: 000078170 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/03/2019

Thời gian sử dụng ttx_digitalreset tối thiểu cho Intel® Stratix® 10 thiết bị H-Tile là bao lâu?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Thời gian ttx_digitalreset tối thiểu cho Intel® Stratix® 10 thiết bị H-Tile là 20 ns.

Độ phân giải

Thiếu thông tin này từ Bảng dữ liệu thiết bị Intel® Stratix® 10 (S10-DATASHEET 2017.05.08) và Bộ thu phát Stratix® 10 H-Tile Hướng dẫn Sử dụng PHY (UG-20055 2017.06.06).

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.