Mô tả
Lõi POS-PHY Cấp 4 không có bất kỳ hạn chế nào về chân ngoài những hạn chế theo yêu cầu của tiêu chuẩn I/O mà bạn đang sử dụng. Sau đây là bản tóm tắt các yêu cầu:
- tdclk nên được đặt trên chân dữ liệu đầu ra để phù hợp với độ trễ tuyên truyền đầu ra dữ liệu.
- Để căn chỉnh tĩnh, đầu ra máy phát nên được đặt trong cùng một ngân hàng I/O.
- Quartus® II áp đặt các giới hạn khi đặt các chân kết thúc duy nhất liền kề với các cặp vi phân để có tiếng ồn i vòng tốt hơn. Các hạn chế cụ thể được tích hợp vào Quartus II và sẽ thay đổi dựa trên gói và thiết bị. Di chuyển thiết bị trong cùng một hiệu ứng gói các chân khác nhau vì chúng được liên kết dây khác nhau.
Stratix II:
Lõi 64 bit/128-bit:
- Dữ liệu/Điều khiển tốc độ cao (LVDS): Ngân hàng I/O 1,2,5,6. Tất cả các chân tốc độ cao cho một máy thu phải có trong cùng một ngân hàng I/O.
- Bus trạng thái (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng thông thường.
- Lưu ý: Đầu ra LVTTL (chẳng hạn như bus trạng thái cho lõi nhận) yêu cầu điện áp tham chiếu 3,3 V, nhưng LVDS Stratix II yêu cầu điện áp tham chiếu 2,5 V. Điều này có nghĩa là đầu ra trạng thái lõi POS-PHY Cấp 4 không thể ở trên cùng một ngân hàng I/O với đầu vào dữ liệu của lõi. Đây không phải là vấn đề với Stratix điện áp tham chiếu LVDS là 3,3 V.
Lõi 32 bit:
- Dữ liệu / Điều khiển tốc độ cao (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng bình thường.
- Bus trạng thái (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng thông thường.
Stratix/Stratix GX:
Lõi 64 bit/128-bit:
- Dữ liệu /Điều khiển tốc độ cao (LVDS): Chỉ dành cho ngân hàng I/O 1 và 2
- Bus trạng thái (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng thông thường.
Lõi 32 bit:
- Dữ liệu / Điều khiển tốc độ cao (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng bình thường.
- Bus trạng thái (LVTTL): Bất kỳ ngân hàng I/O nào, tuân theo các quy tắc chuyển nhượng ngân hàng thông thường.