ID bài viết: 000078140 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Tại sao cổng pll_powerdown của Bộ thu phát ip PHY riêng của bộ thu phát Intel® Stratix® V không bị xóa khi tôi bật tùy chọn Sử dụng PLL TX bên ngoài?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP FPGA Intel® PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phần mềm Quartus® II, cổng pll_powerdown của Bộ thu phát ip PHY riêng của bộ thu phát Stratix® V không bị xóa khi tùy chọn "Sử dụng PLL TX bên ngoài" được bật. Cổng pll_powerdown này không được kết nối với bất kỳ mô đun phụ nào và bạn có thể kết nối nó với '0' trong thiết kế của mình.

    Độ phân giải

    Cổng pll_powerdown này không được kết nối với bất kỳ mô đun phụ nào và bạn có thể kết nối nó với '0' trong thiết kế của mình.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.