Mô tả
Bạn có thể gặp phải lỗi này khi mô phỏng tệp đầu ra Verilog HDL từ MAX PLUS®Phần mềm II trong trình mô phỏng VCS của Viewlogic vì các chỉ thị HDL Verilog được sử dụng trong phần mềm MAX PLUS II tương thích với các chỉ thị HDL Cadence Verilog nhưng có thể không tương thích với tất cả các chỉ thị HDL Verilog của tất cả các nhà cung cấp công cụ EDA.
Để sửa lỗi này, hãy xác định vị trí các tệp veriuser.c và Convert_hex2ver.o đi kèm với giao diện mô phỏng Cadence Verilog-XL được cung cấp cùng phần mềm MAX PLUS II cho máy trạm UNIX. Vị trí cài đặt mặc định cho các tệp này là thư mục /usr/max tóm tắt/cadence/verilog . Biên dịch tệp veriuser.c thông qua giao diện ngôn ngữ có thể lập trình (PLI) và sao chép các tệp veriuser.c và Convert_hex2ver.o đã soạn vào thư mục mô phỏng của bạn.