ID bài viết: 000078039 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/03/2015

Tại sao tùy chọn Soft LVDS RX Intel® FPGA IP với PLL ngoài không hoạt động chính xác trong các thiết bị Intel® MAX® 10 khi sử dụng phần mềm Quartus® II phiên bản 14.1?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do một vấn đề đã biết trong phần mềm Quartus® II phiên bản 14.1, LVDS RX mềm Intel® FPGA IP ở chế độ PLL ngoài, có thể không hoạt động chính xác trong Intel® MAX® 10 thiết bị.

    Điều này là do các cổng rx_syncclock rx_readclock bị thiếu trong Intel MAX 10 FPGA Soft LVDS Intel FPGA IP, điều này sẽ khiến dữ liệu song song rx_out bị mắc kẹt.

    Độ phân giải

    Để giải quyết vấn đề này, hãy thay đổi chế độ Soft LVDS RX Intel FPGA IP chế độ PLL bên trong.

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Intel Quartus mềm trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® MAX® 10

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.