ID bài viết: 000078024 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 28/05/2013

Lỗi (12252): Link_test_sopc_sys.clk.clk_reset/checker_0.csr_clk_reset: Thiếu kết nối (hãy thử "Xóa kết nối Đăng")

Môi Trường

  • Đặt lại
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể gặp phải các lỗi Quartus® II sau đây nếu bạn cố gắng biên dịch lại các ví dụ thiết kế Bộ thu phát Stratix® IV và V phiên bản 12.1 với Quartus II 13.0:

    1. Lỗi (12252): Link_test_sopc_sys.clk.clk_reset/checker_0.csr_clk_reset: Thiếu kết nối (hãy thử "Xóa kết nối Đăng")
    2. Lỗi (12252): Checker_0_csr_slave_translator.avalon_anti_slave_0: Không thể kết nối checker_0_csr_slave_translator.reset vì checker_0.reset không được kết nối
    3. Lỗi (12077): Phiên bản nút "auto_hub" tức thì với tham số không xác định "BROADCAST_FEATURE"
    Độ phân giải

    Thực hiện các bước sau trong Qsys để xóa lỗi:

    1. Nhấp vào "Xóa kết nối đăng xuất".
    2. Cung cấp cài đặt lại cho bộ tạo và các khối bộ kiểm tra.
    3. Xóa các tệp có tiền tố "sld_*" khỏi thư mục Siêu chức năng™ trong ví dụ thiết kế.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 6 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.