ID bài viết: 000078009 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 20/08/2014

Làm cách nào để tạo ra một thiết lập lại nóng ngược dòng từ IP cứng Altera cho Cổng gốc PCI Express Avalon-ST?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các Bản sửa đổi thông số kỹ thuật PCI Express® 3.0 mô tả Cài đặt lại nóng và cách nó được báo hiệu trên liên kết.

Trong cổng Altera® Gốc, cài đặt bit[6] Đặt lại bus phụ trong số các Thanh ghi điều khiển cầu (0x03E), gây ra Cài đặt lại nóng. Tham khảo Mục 7.5.3.6 của Bản sửa đổi thông số PCIe 3.0.

Đây là thanh ghi Không gian cấu hình Loại 1, được truy cập bằng cách phát hành TLP cấu hình Loại 0.

Độ phân giải

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.