ID bài viết: 000078004 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 13/11/2018

Lỗi có thể xảy ra khi mô phỏng thiết kế VHDL có bật MMR bằng VCS-MX

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Lỗi phân đoạn có thể xảy ra khi mô phỏng Arria IP EMIF 10 trong VHDL với Bật MMR, sử dụng Synopsys VCS-MX.

Độ phân giải

Giải pháp khắc phục sự cố này như sau:

  1. Chạy vhdlan mà không có tùy chọn -xlrm.
  2. Chạy vcs với tùy chọn -xlrm.

Sự cố này sẽ được khắc phục trong một phiên bản trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.