ID bài viết: 000078002 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/09/2014

PHY độ trễ xác định có thể không đạt được rx_syncstatus trong những điều kiện nào khi triển khai giao thức OBSAI trong các thiết bị Arria® V GX/GT?

Môi Trường

    Phần mềm Intel® Quartus® II
    Bộ thu phát Arria® V IP FPGA Intel® PHY riêng
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi triển khai giao thức OBSAI bằng PHY độ trễ xác định trong các thiết bị Arria® V GX/GT, bạn có thể không đạt được rx_syncstatus khi các mẫu IDLE, IDLE_ACK và IDLE_REQ được gửi trong quá trình liên kết.

Độ phân giải

Bạn có thể đạt được sự đồng bộ hóa bằng cách kích hoạt lại rx_patternalign hoặc xác nhận rx_digitalreset.

Điều này áp dụng cho PHY độ trễ xác định với cấu hình sau.

  • Tốc độ dữ liệu: 6.144 Gbps
  • Chiều rộng dữ liệu PMA-PCS: 20-bit

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® V và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.