ID bài viết: 000077988 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/12/2014

Lỗi tổng hợp với "Lỗi (10170): Lỗi cú pháp HDL Verilog..." cho các thiết kế sử dụng dụng cụ gỡ lỗi cho liên kết Qsys

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Trong phiên bản phát hành phần mềm Quartus II phiên bản 14.1, việc tổng hợp không thành công cho các thiết kế bằng cách sử dụng dụng cụ kết nối Qsys. Phần mềm Quartus II sẽ hiển thị một lỗi tương tự như sau:

Error (10170): Verilog HDL syntax error at _mm_interconnect_0_monitor_m_0_master_gatherer.sv(423) near text "-"
Độ phân giải

Bạn phải sử dụng phiên bản phát hành phần mềm Quartus II phiên bản 13.1 hoặc 14.0 nếu sử dụng dụng cụ gỡ lỗi cho liên kết Qsys. Vấn đề này sẽ được khắc phục trong bản phát hành phần mềm trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.