Đối với giao diện bộ nhớ DDR3 SDRAM (có độ phân cấp) dựa trên UniPHY nếu hai giao diện DDR3 SDRAM đang chia sẻ PLL, bạn có thể có nhiều hơn một giao diện DDR3 SDRAM trong một ngân hàng con.
Bạn không thể có nhiều hơn một giao diện bộ nhớ DDR3 SDRAM dựa trên Altmemphy (có san bằng) nằm trong một ngân hàng con IO duy nhất cho việc sử dụng Stratix® Dòng thiết bị III Stratix IV.
Stratix III và Stratix IV chỉ có một chuỗi độ trễ san bằng cho mỗi ngân hàng con I/O. You chỉ có thể có một giao diện bộ nhớ trong mỗi ngân hàng con I/O (chẳng hạn như ngân hàng con I/O 1A, 1B và 1C) khi bạn sử dụng chuỗi độ trễ san lắp nếu bạn không chia sẻ PLL vì hai đồng hồ khác nhau không thể ăn một chuỗi độ trễ san lắp. Chia sẻ PLLs chỉ có sẵn trong giao diện DDR3 SDRAM dựa trên UniPHY.