ID bài viết: 000077945 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao IP bộ điều khiển dựa trên QDRII SRAM UniPHY không tạo ra tín hiệu QVLD cho giao diện?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Tín hiệu QVLD không được tạo ra vì nó không được IP bộ điều khiển dựa trên QDRII SRAM UniPHY sử dụng để xác định xem dữ liệu quay lại có hợp lệ hay không.

IP dựa trên QDRII SRAM UniPHY sử dụng quy trình hiệu chỉnh để xác định độ trễ đọc chính xác, nghĩa là mất bao lâu để dữ liệu hợp lệ trở lại từ thiết bị QDRII SRAM sau khi IP đưa ra một lệnh đọc.

Các sản phẩm liên quan

Bài viết này áp dụng cho 8 sản phẩm

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® III

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.