Khi sử dụng altlvds siêu chức năng với tùy chọn PLL bên ngoài trong các thiết bị Stratix® III, Stratix IV và Arria® II GX, các ví dụ thiết kế do Altera cung cấp sẽ hiển thị bộ đếm đầu ra C0, C1 và C2 đang được sử dụng trên PLL. Phần mềm Quartus® II tự động xoay bộ đếm đầu ra để triển khai sơ đồ kết nối chính xác. Đây là các bộ đếm đầu ra được sử dụng cho SERDES chuyên dụng:
Đầu ra C0 (bộ đếm 0) là đồng hồ song song
Đầu ra C3 (bộ đếm 3) là đồng hồ nối tiếp tốc độ cao
Đầu ra C5 (bộ đếm 5) nên được kết nối với cổng bật
Để biết thêm thông tin về việc sử dụng siêu chức năng altlvds với tùy chọn PLL bên ngoài trong thiết bị Stratix III, hãy tham khảo Sử dụng altlvds Với Tùy chọn PLL bên ngoài Stratix III FPGAs
Để biết thêm thông tin về việc sử dụng siêu chức năng altlvds với tùy chọn PLL bên ngoài trong thiết bị Stratix IV, hãy tham khảo Giao diện I/O vi phân tốc độ cao với DPA trong Thiết bị Stratix IV (PDF). Quy trình được hiển thị trong tài liệu này cũng có thể được áp dụng Arria thiết bị II GX.