ID bài viết: 000077900 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/08/2012

Độ trễ của bộ thu phát rx_syncstatus hủy hủy tín hiệu sau khi xác nhận tín hiệu rx_enapatternalign trong các thiết bị Stratix IV GX/T, Arria II GX/Z và Cyclone IV GX là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Độ trễ của bộ thu phát tín hiệu rx_syncstatus hủy hủy xác nhận sau khi tín hiệu rx_enapatternalign trong các thiết bị Stratix® IV GX/T, Arria® II GX/Z và Cyclone® IV GX phụ thuộc vào đường dẫn dữ liệu Rx PCS được triển khai.

Khối Word Aligner là khối đầu tiên trong đường dẫn dữ liệu PCS. Tín rx_enapatternalign là một đầu vào không đồng bộ với khối Word Aligner. Tín rx_syncstatus là một đầu ra đồng bộ từ khối Word Aligner và có độ trễ tương tự như đường dẫn dữ liệu Rx PCS. Do đó độ trễ của rx_syncstatus hủy hủy xác nhận sau khi tín hiệu rx_enapatternalign bằng với độ trễ đường dẫn dữ liệu PCS từ Trình liên kết từ.

Sơ đồ ngụ ý độ trễ là một chu kỳ xung rx_clkout trong các sổ tay thiết bị Stratix IV GX/T, Arria II GX/Z và Cyclone IV GX sẽ được cập nhật theo đúng quy trình.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Cyclone® IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.