ID bài viết: 000077886 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/08/2012

Tại sao tổng hợp Quartus II không nhận ra máy trạng thái SystemVerilog của tôi?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Trong phần mềm Quartus® II, nếu bạn sử dụng loại liệt kê cho biến trạng thái của mình trong tệp thiết kế SystemVerilog của mình, điều này sẽ mặc định là một loại int đã ký. Tổng hợp Quartus II không nhận ra đây là một cỗ máy trạng thái. Chỉ những loại int chưa được ký được tổng hợp Quartus II công nhận là biến trạng thái.
Độ phân giải

Xác định loại enum của bạn như một int chưa được ký, ví dụ:

enum int unsigned { S0 = 0, S1 = 2, S2 = 4, S3 = 8 } state;

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.