ID bài viết: 000077885 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/01/2013

Tại sao tôi nhận được thông báo lỗi sau đây khi biên dịch thiết kế PCI Express trong phần mềm Quartus II cho Stratix V, Arria V hoặc Cyclone V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Lỗi (11128): Không thể chuyển tín hiệu sau: < dự án>:trên|_plus:ep_plus|:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip: g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockseblockseblock. Thiết bị không chứa các tài nguyên định tuyến cần thiết để thực hiện kết nối này.
    Độ phân giải Lỗi này là do các tệp tin chuyên dụng pin_perstn IP cứng PCI Express không được kết nối chính xác.
    Trong PCI Express Hard IP, chân đầu vào "pin_perstn" phải được điều khiển trực tiếp bởi chân I/O, không thể điều khiển bởi logic người dùng.
    Để khắc phục lỗi, hãy kết nối trình điều pin_perstn truy FPGA ghim nPERST.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.