ID bài viết: 000077856 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/12/2014

Làm cách nào để tạo tệp lập trình Cấu hình qua Giao thức (CvP) cho các thiết kế Arria® V hoặc Cyclone® V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP cứng Arria® V cho IP FPGA Intel® PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Để tạo tệp lập trình CvP cho thiết kế CvP Arria® V hoặc Cyclone® V với phần mềm Quartus® II phiên bản 13.1 trở về trước, hãy làm theo các bước giải quyết/sửa lỗi dưới đây:

    Độ phân giải

    Đảm bảo rằng bạn có một thiết bị có khả năng sửa đổi khuôn cố định CvP.

    Để thực hiện việc này, hãy tham khảo phần Cấu hình qua Giao thức của Bảng lỗi thiết bị để biết mã chết bắt buộc.

    Giải pháp thay thế yêu cầu các bước sau:

    a) Thêm/Tạo nội dung sau. Các biến INI trong tệp quartus.ini trong thư mục dự án Quartus® của bạn ( <Working_Directory> / ) để cho phép tạo tệp lập trình CvP

    PGMIO_ENABLE_CVP=BẬT
    PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=BẬT

    PGMIO_CREATE_CVP_FILES=BẬT

    PGMIO_DISABLE_AV_CV_AUTONOMOUS=TẮT
    ASM_FORCE_ENABLE_AUTONOMOUS_PCIE_HIP=BẬT

    b) Tùy chọn thêm các cài đặt QSF sau nếu bạn muốn sử dụng tính năng pin sau:

    • Bật chân CvP CONFDONE

    set_global_assignment -name ENABLE_CVP_CONFDONE BẬT

    • Đặt loại pin CvP CONFDONE

    set_global_assignment -name CVP_CONFDONE_OPEN_DRAIN BẬT

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 6 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V GX
    FPGA Arria® V và FPGA SoC
    FPGA Arria® V GT
    FPGA Cyclone® V GX
    FPGA Cyclone® V GT

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.