ID bài viết: 000077853 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Các cài đặt trước khi nhấn trước hợp lệ cho các kênh Stratix® V GT FPGA hợp lệ là gì?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Thành phần chung
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Các cài đặt trước khi nhấn trước hợp lệ cho Stratix® kênh FPGA V GT hợp lệ là từ 0 đến 15.

    Phần mềm Quartus® II phiên bản 12.0 cho thấy phạm vi pre-tap trước khi chọn sai từ 0 đến 31.

    Độ phân giải

    Sự cố này đã được khắc phục trong phần mềm Quartus® phiên bản 12.0 SP1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V GT
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.