ID bài viết: 000077853 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Các cài đặt trước khi nhấn trước hợp lệ cho các kênh Stratix® V GT FPGA hợp lệ là gì?

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    Thành phần chung
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các cài đặt trước khi nhấn trước hợp lệ cho Stratix® kênh FPGA V GT hợp lệ là từ 0 đến 15.

Phần mềm Quartus® II phiên bản 12.0 cho thấy phạm vi pre-tap trước khi chọn sai từ 0 đến 31.

Độ phân giải

Sự cố này đã được khắc phục trong phần mềm Quartus® phiên bản 12.0 SP1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Stratix® V GT
FPGA Stratix® V

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.