ID bài viết: 000077775 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 01/01/2015

Làm cách nào để giao diện với các tiêu chuẩn I/O 3.3V trong phần mềm Quartus II cho Stratix IV?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Dòng thiết bị Stratix® IV tuân thủ các tiêu chuẩn LVTTL 3.3V và 3.3V LVCMOS I/O khi sử dụng VCCIO 3.0V.  Stratix IV không hỗ trợ điện áp VCCIO của 3.3V.

    Trong phần mềm Quartus® II, bạn nên chọn "LVTTL 3.3-V" hoặc "3.3-V LVCMOS" làm tiêu chuẩn I/O trong Trình soạn thảo chuyển nhượng hoặc Trình lập kế hoạch chân.  Khi bạn biên dịch thiết kế của mình, tệp .pin sẽ cho biết điện áp VCCIO thích hợp cho các ngân hàng I/O hỗ trợ các tiêu chuẩn này.  Khi đầu ra LVTTL 3.3V hoặc 3.3V LVCMOS hoặc chân hai chiều tồn tại trong ngân hàng I/O, VCCIO sẽ cần được kết nối với 3.0V trên PCB.

    Có thể tìm thấy thêm thông tin trong các Tính năng I/O trong Thiết bị Stratix IV (PDF) và Hướng dẫn kết nối chân dòng thiết bị Stratix IV GX (PDF).

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV E

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.