ID bài viết: 000077752 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/04/2015

Biên xung giờ nào được sử dụng để khởi chạy hoặc ghi lại tín hiệu Active Serial (AS) trong IP Serial Flash Loader (SFL) ?

Môi Trường

    Trình điều khiển Phần mềm nối tiếp thụ động MicroBlaster™
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi lập trình một thiết bị Cấu hình Nối tiếp (EPCS), thiết bị Cấu hình Bốn nối tiếp (EPCQ) hoặc thiết bị Cấu hình Nối tiếp EPCQ-L sử dụng IP Serial Flash Loader (SFL), tín hiệu Active Serial (AS) từ/đến FPGA được khởi chạy hoặc chụp ở cạnh xung giờ sau:

  • nCS và ASDO (DATA0) từ FPGA ra mắt trên cạnh biên của DCLK.
  • DỮ LIỆU (DATA1) đến FPGA được ghi lại trên cạnh ngày càng tăng của DCLK.

Để biết mối quan hệ thời gian tổng thể cho cấu hình AS, hãy tham khảo sổ tay thiết bị tương ứng hoặc bảng dữ liệu thiết bị.

Các sản phẩm liên quan

Bài viết này áp dụng cho 32 sản phẩm

FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Intel® Arria® 10 SX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® II GX
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® II
FPGA Arria® V GX

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.