Sự cố quan trọng
Siêu chức năng 10GBASE-R PHY v12.0 nhắm mục tiêu Stratix V
không tạo ra các tham rx_use_coreclk
số một cách chính xác;
tệp HDL được tạo ra không truyền tham rx_use_coreclk
số
cho phiên sv_xcvr_10gbaser_nr của bạn.
Cập nhật tệp HDL được tạo ra để chuyển tham số. Fora tệp được tạo trong System Verilog, thêm dòng đã nhận xét trong ví dụ dưới đây:
sv_xcvr_10gbaser_nr #(
.num_channels (num_channels ),
.operation_mode (operation_mode ),
.sys_clk_in_mhz (mgmt_clk_in_mhz ),
.ref_clk_freq (ref_clk_freq ),
.rx_use_coreclk (rx_use_coreclk ), //add this line
.pll_type (pll_type ),
.RX_LATADJ (rx_latadj),
.TX_LATADJ (tx_latadj)
)xv_xcvr_10gbaser_nr_inst(