Do không chính xác trong mô hình mô phỏng LVDS SERDES, số lượng xung được áp dụng cho rx_channel_data_align để đạt được sự liên kết từ dữ liệu có thể khác nhau giữa mô phỏng và phần cứng thực tế.
Để biết thêm chi tiết, hãy xem phần Ranh giới từ liên kết của Hướng dẫn Sử dụng Lõi Bộ phát/Bộ thu LVDS SERDES.
Để giải quyết vấn đề này, hãy làm như sau:
- Mô phỏng thiết kế của bạn bằng một từ dữ liệu đã biết và tìm số xung được áp dụng cho rx_channel_data_align để đạt được sự liên kết từ dữ liệu. Sử dụng số này làm giá trị mô phỏng cho máy trạng thái căn chỉnh từ dữ liệu của bạn. Bạn có thể làm điều này trong verilog #define trong VHDL, một tuyên bố chung với tuyên bố nếu - tạo.
- Trong phòng thí nghiệm, áp dụng một từ dữ liệu đã biết và áp dụng các xung kế tiếp rx_channel_data_align để tìm sự liên kết từ dữ liệu. Sử dụng số xung được tìm thấy để đạt được sự liên kết từ dữ liệu làm giá trị tổng hợp trong báo #define của bạn hoặc nếu -generate statement.