ID bài viết: 000077587 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Điện áp VCCIO nào cần thiết cho Stratix® chuẩn I/O LVDS II cho các ngân hàng khác nhau?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Đối với Stratix II, VCCIO cho ngân hàng I/O bên (1, 2, 5, 6) sử dụng đầu vào hoặc đầu ra LVDS yêu cầu 2,5V.

Chân đầu vào đồng hồ trên ngân hàng trên cùng / dưới cùng (3, 4, 7, 8) sử dụng VCCINT, vì vậy VCCIO có thể khác biệt để hỗ trợ các tiêu chuẩn I/O khác trên các ngân hàng đó (mặc định Của Quartus® II là 3,3V).

Các chân đầu ra PLL trên ngân hàng 9, 10, 11 và 12 yêu cầu VCCIO 3,3V để điều khiển tín hiệu LVDS.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.