ID bài viết: 000077581 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/10/2011

Định cấu hình lại đơn vị nhân xung giờ (CMU) PLL trong siêu chức năng ALTGX có thể bị lỗi Stratix IV GX

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Trong siêu chức năng ALTGX, cấu hình lại hệ số nhân đồng hồ unit (CMU) PLL có thể bị lỗi nếu CMU PLL truyền kênh máy phát sử dụng bộ chia đồng hồ trung tâm thông qua X4/XN và một trong hai

    • Kênh thu phát đang ở trong cấu hình chế độ liên kết, Hoặc
    • Bộ chia đồng hồ trung tâm Sử dụng để điều khiển máy phát kênh sử dụng tùy chọn đường X4/XN trên trang PLL chính trong tab Cài đặt cấu hình lại đang bật.
    Độ phân giải

    Đặt các bài tập vị trí để đặt PLL CMU cho ổ đĩa một kênh thu phát sử dụng bộ chia đồng hồ trung tâm tại vị trí CMU0 PLL.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.