ID bài viết: 000077518 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Có vấn đề nào với việc chọn tùy chọn Bật tín hiệu bật byte Avalon-MM khi tạo Bộ điều khiển RLDRAMII với UniPHY không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có, tùy chọn "Bật tín hiệu bật byte Avalon-MM" trong tab Cài đặt Bộ điều khiển của Bộ điều khiển RLDRAMII với UniPHY trong phiên bản 11.0 không có bất kỳ ảnh hưởng nào đến bộ điều khiển. Khi được bật, không có cổng bộ điều khiển cho avl_be được tạo ra hoặc sử dụng theo bất kỳ cách nào.

 

Không có giải pháp nào để triển khai kích hoạt byte. Vấn đề này sẽ được khắc phục trong phiên bản tương lai của IP và Quartus® Phần mềm II.

Các sản phẩm liên quan

Bài viết này áp dụng cho 8 sản phẩm

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® III
FPGA Stratix® V GX
FPGA Stratix® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.