ID bài viết: 000077461 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/06/2021

Tại sao tôi có thể thấy tần số xung nhịp không chính xác trong thanh ghi khz_rx (0x341) và khz_tx (0x342) của IP cứng E-Tile cho Intel® FPGA IP Ethernet?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng E-tile cho IP FPGA Intel® Ethenet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Bạn có thể thấy tần số không chính xác trong thanh ghi khz_rx (0x341) và khz_tx (0x342) của IP cứng E-Tile cho Ethernet Intel® FPGA IP nếu tần số i_reconfig_clk không phải là 100 MHz.

Bởi vì giá trị tần số được đo dựa trên giả định rằng tần số i_reconfig_clk là 100 MHz.

Độ phân giải

Nếu tần số i_reconfig_clk không phải là 100 MHz, các giá trị thanh ghi khz_rx (0x341) và khz_tx (0x342) được tính tương ứng với phương trình bên dưới.

  • khz_rx (0x341): Tần số xung nhịp đã khôi phục /10* [100 MHz / i_reconfig_clk (MHz)], tính bằng KHz
  • khz_tx (0x342): Tần số xung nhịp TX /10* [100 MHz / i_reconfig_clk (MHz)], tính bằng KHz

Vấn đề mô tả dự kiến sẽ được khắc phục trong bản phát hành UG-20160 trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 DX
Intel® Agilex™ Chuỗi I FPGAs và SoC FPGAs

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.