ID bài viết: 000077458 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/01/2014

Có vấn đề gì khi chọn chế độ PLL ngoài trên PHY Megawizard riêng cho Arria V GX và Stratix V GX không?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể, khi chọn chế độ PLL ngoài trên PHY Megawizard™ riêng cho các thiết bị Arria® V GX và Stratix® V GX, cổng tx_pll_refclk vẫn là cổng có thể sử dụng trong phiên bản phần mềm Quartus® II phiên bản 12.0 SP2 và cũ hơn.

    Độ phân giải

    Trong chế độ PLL ngoài, bạn chỉ nên ext_pll_clk cổng và để tx_pll_refclk nối.

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V GX
    FPGA Arria® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.