Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 18.1, một cảnh báo quan trọng không chính xác có thể xảy ra khi bạn biên dịch thiết kế, bao gồm hai PLLs ATX hoạt động ở cùng tần số VCO (trong 100 MHz) ngay cả khi các quy tắc vị trí bên dưới đã được tuân thủ (Cảnh báo quan trọng bên dưới sau danh sách dấu đầu dòng).
- Đối với tần số ATX PLL VCO từ 7,2 GHz đến 11,4 GHz, khi hai PLLs ATX hoạt động ở cùng một tần số VCO (trong vòng 100 MHz), chúng phải được đặt cách nhau 7 ATX PLLs (bỏ qua 6).
- Đối với tần số ATX PLL VCO từ 11,4 GHz đến 14,4 GHz, khi hai PLLs ATX hoạt động ở cùng một tần số VCO (trong 100 MHz) và các kênh GX của ổ đĩa, chúng phải được đặt cách nhau 4 ATX PLLs (bỏ qua 3).
- Đối với tần số ATX PLL VCO từ 11,4 GHz đến 14,4 GHz, khi hai PLLs ATX hoạt động ở cùng một tần số VCO (trong phạm vi 100 MHz) và các kênh GT của ổ đĩa, chúng phải được đặt cách nhau 3 ATX PLLs (bỏ qua 2).
- Đối với hai PLL ATX cung cấp đồng hồ nối tiếp cho PCIe*/PIPE Gen3, chúng phải được đặt cách nhau 4 ATX PLL (bỏ qua 3).
Critical Warning(18234): PLLs ATX :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst và :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst là CÁC PLLs ATX ngoài. Đối với tần số ATX PLL VCO từ 11,4 GHz đến 14,4 GHz, khi hai PLLs ATX hoạt động ở cùng một tần số VCO (trong phạm vi 100 MHz), chúng phải được đặt cách nhau 5 ATX PLLs.
Sự cố này đã được khắc phục Intel® Quartus® phiên bản Phần mềm Prime Pro phiên bản 19.1.