ID bài viết: 000077433 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 26/08/2020

Lỗi (20731): Đối với chân HSSI "xxx~pad", tiêu chuẩn I/O "LVPECL khác biệt" là giá trị pháp lý duy nhất.

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy thông báo lỗi này khi biên dịch thiết kế mẫu vàng từ gói Bộ phát triển toàn vẹn tín hiệu Intel® Stratix® TX trong phần mềm Intel® Quartus® Prime phiên bản Pro phiên bản 19.1 trở lên.

    Điều này là do thiết kế ví dụ vàng là từ Phần mềm phiên bản Pro Intel® Quartus® Prime phiên bản 18.1 với bộ thu phát E-tile Intel® Stratix® 10 bị hạn chế tiêu chuẩn I/O là "LVDS." Và quy tắc kiểm tra tiêu chuẩn I/O phần mềm được thay đổi trong Phần mềm Intel® Quartus® Prime Phiên bản Pro phiên bản 19.1 trở lên.

     

     

    Độ phân giải

    Để tránh xảy ra lỗi này, tiêu chuẩn I/O của đồng hồ tham chiếu bộ thu phát E-10 Intel® Stratix® 10 bị hạn chế là "LVPECL vi phân" trong Tập tin biên tập chuyển nhượng hoặc Tập tin cài đặt Quartus® (.qsf) như sau.

    set_instance_assignment -name IO_STANDARD "DIFFERENTIAL LVPECL" -to xxx

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.