ID bài viết: 000077407 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/10/2019

Tại sao cài đặt băng thông không thay đổi khi sử dụng fPLL Intel® Arria® IP 10/Cyclone® 10 FPGA ở chế độ SDI_Direct?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® Arria® 10 Cyclone® fPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi sử dụng fPLL Intel® Arria® IP 10/Cyclone® 10 FPGA ở chế độ SDI_Direct, cài đặt băng thông được cố định ở cấu hình tối ưu. Do đó, các thay đổi đối với cài đặt băng thông (Thấp, Trung bình, Cao) trong IP này sẽ không được áp dụng cho tệp MIF được tạo.

    Độ phân giải

    Đây là hành vi được mong đợi.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.