Khi IP cứng Intel® Arria® 10 và Intel® Cyclone® 10 GX hoặc Intel® Stratix® 10 cho PCI Express* được định cấu hình với chế độ Gen1/2/3 x1, CGB chính trong bộ ba của nó sẽ bị ảnh hưởng bởi tín hiệu nPERST mặc dù nó không được sử dụng cho các kênh PCIe. Khi nPERST được khẳng định, nó sẽ giữ CGB chính ở trạng thái đặt lại, sau đó, nếu bất kỳ kênh không PCIe nào khác được điều khiển bởi CGB chính này, thời gian hiệu chỉnh bộ thu phát dài sẽ được nhìn thấy và không có chuyển đổi sẽ xuất hiện trên các cổng 'tx_pma_clkout' và 'tx_clkout'.
Để giải quyết vấn đề, hãy thêm câu kết quả trong Tập tin Cài đặt Quartus (.qsf) như bên dưới để tránh sử dụng CGB chính trong cùng một bộ ba với PCIe HIP đang hoạt động để điều khiển các kênh không PCIe khác.
"set_location_assignment HSSIPMACGBMASTER_1CB -to *|xcvr_fpll_a10_0|twentynm_hssi_pma_cgb_master_inst~O_MSTCGB_CORE0"