Tại sao fPLL của thiết bị Intel® Stratix® 10 L và H trong chế độ phân số bị mất khóa sau khi hiệu chỉnh?

Khi fPLL của thiết bị Intel® Stratix® 10 L và H-tile được định cấu hình ở chế độ phân số và dải tần VCO của nó dưới 7 GHz, thanh ghi fPLL có thể không được đặt thành giá trị được hiệu chỉnh sau khi hiệu chỉnh bật nguồn fPLL hoặc tính toán lại bằng người dùng.

Để giải quyết vấn đề, hãy đặt lại các fPLLs mất khóa sau khi hiệu chỉnh bằng cách viết trình tự sau vào thanh ghi điều khiển mềm thông qua giao diện định cấu hình động fPLL Avalon Bộ nhớ được ánh xạ.

1. Đặt thanh ghi 0x4E0[1] thành 1
2. Đặt thanh ghi 0x4E0[0] thành 1
3. Đặt thanh ghi 0x4E0[0] thành 0
4. Đặt thanh ghi 0x4E0[1] thành 0

Bạn nên đánh dấu tùy chọn Bật Cấu hình lại Động, Bật Điểm cuối Chính Gỡ lỗi PHY riêng và Bật Thanh ghi Kiểm soát và Trạng thái trong IP fPLL thiết bị Intel Stratix 10 L và H-tile để ghi vào các thanh ghi điều khiển mềm ở trên.