ID bài viết: 000077360 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/12/2017

Có thể xác nhận tín hiệu start_of_burst và end_of_burst cùng lúc cho IP FPGA Serial Lite III trên các thiết bị Arria® 10 và Stratix® 10 không?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Truyền trực tiếp Lite III nối tiếp
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có. IP FPGA Serial Lite III hỗ trợ độ dài tăng tốc tối thiểu một chu kỳ cho giao diện dữ liệu nguồn. Bạn có thể xác nhận các tín hiệu start_of_burst và end_of_burst trên cùng một chu kỳ xung nhịp cho dữ liệu nguồn một chu kỳ.

Độ phân giải

N/A

Thông tin bổ sung

N/A

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.