ID bài viết: 000077357 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 22/03/2017

Tại sao tín hiệu Arria ATX PLL 10 ATX pll_cal_busy ngay cả khi không có hiệu chỉnh PLL ATX?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Cấu hình lại PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy tín hiệu pll_cal_busy của Intel® Arria® 10 ATX PLL hiển thị khi bus cấu hình bên trong được trả lại cho PreSICE mặc dù không yêu cầu hiệu chỉnh PLL ATX. Đây là vấn đề đã biết với Intel® Arria® PreSICE 10.

 

 

Độ phân giải

Nếu không cần hiệu chỉnh PLL ATX , hãy ghi giá trị của 2'b00 vào địa chỉ bù 0x100[1:0] trước khi bus cấu hình bên trong được trả lại preSICE.

Điều này đã được sửa trong phiên Intel® Quartus® Prime Phiên bản Pro 17.0.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.